Xilinx可编程逻辑器件设计－技术详解
来 源:未知
浏览次数： 发布时间:2015-07-03
内容推荐
本书系统、全面地介绍了基于Xilinx可编程逻辑器件设计的方法、理论和应用。全书共分11章，内容包括：可编程逻辑器件设计指南、可编程逻辑器件设计方法、VHDL高级设计技术、IP核设计技术、基于HDL的设计输入、基于原理图的设计输入、设计综合和行为仿真、设计实现和时序仿真、设计下载、ChipScope Pro调试工具、PlanAhead工具及应用。本书参考了大量的最新的设计资料，内容新颖，理论与应用并重，书中介绍了Xilinx可编程逻辑器件的许多关键设计方法和设计技术，将这些设计方法和设计技术的介绍有机地贯穿于完整的设计流程中。
本书可作为从事Xilinx可编程逻辑器件设计工程技术人员的参考用书，以及电子信息类专业本科高年级学生和研究生教学和科研用书，同时也可以作为Xilinx公司的培训教材。
本书可作为从事Xilinx可编程逻辑器件设计工程技术人员的参考用书，以及电子信息类专业本科高年级学生和研究生教学和科研用书，同时也可以作为Xilinx公司的培训教材。
目录
第1章 可编程逻辑器件设计流程导论
1.1 设计流程概述
1.2 设计输入和综合
1.2.1 层次化设计
1.2.2 原理图输入
1.2.3 HDL输入和综合
1.3 设计实现
1.4 设计验证
1.4.1 仿真
1.4.2 静态时序分析
1.4.3 电路验证
1.5 FPGA设计技巧概论
第2章 可编程逻辑器件设计方法
2.1 可编程逻辑器件基础
2.1.1 可编程逻辑器件概述
2.1.2 可编程逻辑器件的发展历史
2.2 PLD芯片制造工艺
2.3 PLD芯片结构
2.3.1 CPLD原理及结构
2.3.2 FPGA原理及结构
2.3.3 CPLD和FPGA比较
2.3.4 PLD选择原则
2.4 Xilinx公司芯片简介
2.4.1 Xilinx CPLD芯片介绍
2.4.2 Xilinx FPGA芯片介绍
2.4.3 Xilinx PROM芯片介绍
第3章 VHDL高级设计技术
3.1 层次化设计
3.1.1 层次化设计的优缺点
3.1.2 在分层设计中使用综合工具
3.2 数据类型选择
3.2.1 使用Std_logic（IEEE 1164）
3.2.2 声明端口
3.2.3 端口声明中的数组
3.3 混合语言设计
3.4 if和case语句比较
3.4.1 if语句设计描述
3.4.2 case语句设计描述
3.4.3 避免出现锁存器
3.5 逻辑结构设计
3.6 逻辑复制和复用技术
3.6.1 逻辑复制技术
3.6.2 逻辑复用（共享）技术
3.7 控制信号
3.7.1 全局置位/复位（GSR）
3.7.2 使用时钟使能引脚代替门控时钟
3.8 寄存器、锁存器、移位寄存器和RAMs的初始状态
3.9 有限自动状态机设计
3.9.1 有限状态机原理
3.9.2 有限状态机分类
3.9.3 有限状态机设计
3.10 例化元件和FPGA原语
3.10.1 例化FPGA原语
3.10.2 例化核生成器模块
3.11 属性和约束
3.12 全局时钟缓冲
3.13 高级时钟管理
3.14 专用的全局置位/复位资源
3.15 隐含编码
3.16 输入和输出的实现
3.17 IOB寄存器和锁存器
3.18 实现操作符及产生模块
3.18.1 DSP48中运算符实现和模型生成（Virtex-4和Virtex-5器件）
3.18.2 在乘法器中操作符实现和模型生成
3.18.3 计数器中操作符实现和模型生成
3.18.4 比较器中操作符实现和模型生成
3.18.5 编码器和解码器中操作符实现和模型生成
3.19 存储器实现
3.19.1 块RAM实现
3.19.2 例化块SelectRAM的编码实例
3.19.3 推断块SelectRAM
3.19.4 Virtex-4和Virtex-5中的块SelectRAM
3.19.5 实现分布式SelectRAM
3.19.6 实现ROMs
3.19.7 实现FIFOs
3.20 实现移位寄存器
3.20.1 通用移位寄存器
3.20.2 实现线性反馈移位寄存器（LFSRs）
3.21 实现多路复用器
3.22 并行和流水线技术
3.22.1 并行设计技术
3.22.2 流水线设计技术
3.23 同步和异步单元处理技术
3.23.1 同步单元处理技术
3.23.2 异步单元处理技术
第4章 IP核设计技术
第5章 基于HDL的设计输入
第6章 基于原理图的设计输入
第7章 设计综合和行为仿真
第8章 设计实现和时序仿真
第9章 设计下载
第10章 ChipScope Pro调试工具
第11章 PlanAhead工具及应用
1.1 设计流程概述
1.2 设计输入和综合
1.2.1 层次化设计
1.2.2 原理图输入
1.2.3 HDL输入和综合
1.3 设计实现
1.4 设计验证
1.4.1 仿真
1.4.2 静态时序分析
1.4.3 电路验证
1.5 FPGA设计技巧概论
第2章 可编程逻辑器件设计方法
2.1 可编程逻辑器件基础
2.1.1 可编程逻辑器件概述
2.1.2 可编程逻辑器件的发展历史
2.2 PLD芯片制造工艺
2.3 PLD芯片结构
2.3.1 CPLD原理及结构
2.3.2 FPGA原理及结构
2.3.3 CPLD和FPGA比较
2.3.4 PLD选择原则
2.4 Xilinx公司芯片简介
2.4.1 Xilinx CPLD芯片介绍
2.4.2 Xilinx FPGA芯片介绍
2.4.3 Xilinx PROM芯片介绍
第3章 VHDL高级设计技术
3.1 层次化设计
3.1.1 层次化设计的优缺点
3.1.2 在分层设计中使用综合工具
3.2 数据类型选择
3.2.1 使用Std_logic（IEEE 1164）
3.2.2 声明端口
3.2.3 端口声明中的数组
3.3 混合语言设计
3.4 if和case语句比较
3.4.1 if语句设计描述
3.4.2 case语句设计描述
3.4.3 避免出现锁存器
3.5 逻辑结构设计
3.6 逻辑复制和复用技术
3.6.1 逻辑复制技术
3.6.2 逻辑复用（共享）技术
3.7 控制信号
3.7.1 全局置位/复位（GSR）
3.7.2 使用时钟使能引脚代替门控时钟
3.8 寄存器、锁存器、移位寄存器和RAMs的初始状态
3.9 有限自动状态机设计
3.9.1 有限状态机原理
3.9.2 有限状态机分类
3.9.3 有限状态机设计
3.10 例化元件和FPGA原语
3.10.1 例化FPGA原语
3.10.2 例化核生成器模块
3.11 属性和约束
3.12 全局时钟缓冲
3.13 高级时钟管理
3.14 专用的全局置位/复位资源
3.15 隐含编码
3.16 输入和输出的实现
3.17 IOB寄存器和锁存器
3.18 实现操作符及产生模块
3.18.1 DSP48中运算符实现和模型生成（Virtex-4和Virtex-5器件）
3.18.2 在乘法器中操作符实现和模型生成
3.18.3 计数器中操作符实现和模型生成
3.18.4 比较器中操作符实现和模型生成
3.18.5 编码器和解码器中操作符实现和模型生成
3.19 存储器实现
3.19.1 块RAM实现
3.19.2 例化块SelectRAM的编码实例
3.19.3 推断块SelectRAM
3.19.4 Virtex-4和Virtex-5中的块SelectRAM
3.19.5 实现分布式SelectRAM
3.19.6 实现ROMs
3.19.7 实现FIFOs
3.20 实现移位寄存器
3.20.1 通用移位寄存器
3.20.2 实现线性反馈移位寄存器（LFSRs）
3.21 实现多路复用器
3.22 并行和流水线技术
3.22.1 并行设计技术
3.22.2 流水线设计技术
3.23 同步和异步单元处理技术
3.23.1 同步单元处理技术
3.23.2 异步单元处理技术
第4章 IP核设计技术
第5章 基于HDL的设计输入
第6章 基于原理图的设计输入
第7章 设计综合和行为仿真
第8章 设计实现和时序仿真
第9章 设计下载
第10章 ChipScope Pro调试工具
第11章 PlanAhead工具及应用