以新技术为载体，以项目实训为导向

 

培训内容

 

逻辑设计
 

        数字逻辑要点、Xilinx FPGA结构、VIVADO基本设计流程、Verilog HDL结构Verilog HDL描述风格 、Verilog HDL词法、Verilog HDL句法、简单数字系统设计实现、Verilog HDL编码技巧、FPGA原语类型 、FPGA原语例化和调用、复杂数字系统实现、ADC和DAC原理、数模混合系统设计实现。
 

FPGA电气设计
 

        FPGA供电电压、FPGA I/O特性、FPGA配置模式、FPGA不同配置实现、FPGA系统设计方法。
 

FPGA高级约束
 

        FPGA物理约束类型、FPGA时序约束原理、FPGA时序约束实现、FPGA布局约束原理、FPGA布局约束实现、FPGA时序约束原理、FPGA布线约束实现、高级约束设计综合实例。
 

IP核设计
 

        IP核原理、DCM IP核配置和调用、MIG IP核配置和调用、PCIE IP核配置和调用、IP核定制、IP核调用。
 

SOC嵌入式设计（不含操作系统）
 

        zynq-7000结构、AMBA协议规范概述、AXI4协议规范详解、简单应用程序的设计、简单IP的添加、不同AXI接口IP定制、AXI HP传输实现、AXI ACP传输实现、lwip网络传输实现。
 

SOC嵌入式设计（含操作系统）
 

        ubuntu操作系统概述、u-boot原理、设备树原理、文件系统原理、操作系统移植、qt开发与应用、网络传输与实现、视频传输与实现。
 

信号处理
 

        信号处理基本理论、System Generator原理、System Generator图像处理实现、System Generator通信处理实现、HLS原理、HLS优化策略、HLS图像处理实现、HLS通信处理实现。
 

FPGA综合设计实现

 

培训时间

 

培训时间总计三个月，分成四个阶段，

数字逻辑和Veirlog HDL设计 ，

FPGA高级设计方法，

SoC嵌入式设计；

FPGA数字信号处理

 

培训环境

 

每人提供一台计算机

装xilinx ISE和vivado开发环境

xilinx fpga/soc开发版

培训用书一套

 

参考书目

 

Xilinx FPGA数字设计

Xilinx FPGA权威设计指南-Vivado

Xilinx FPGA数字信号处理权威指南

Xilinx zynq-7000

Xilinx FPGA权威设计指南